串行通信转网络通信数据模块的电路设计探究

摘　要：由于现在一些领域中的众多设备的对外通信接口还采用低速串口，无法对数据进行集中、全面，准备并且实时性的监控，已经无法适应网络自动化的迅猛发展以及用户的需求。

关键词：串行通信；网络通信；数据模块；设计
　　本文对串行通信转网络通信数据模块的电路设计进行了一番探究，主要对基本电路设计中电路电源、时钟电路、监控复位和看门狗电路以及JTAG接口电路等设计做了一番介绍。通过探究，可以很好的证明串行通信转网络通信数据模块电路设计的可行性，以及其所带来的现实意义和社会经济价值。
一、网络通讯现状分析
　　目前，一些领域中的众多设备的对外通信接口还是低速串口，如自动化控制、其他民用设备以及工业控制的电力系统等。无法对数据进行集中、全面，准确并且实时地监控是这类系统的主要缺点。随着网络自动化应用的普及以及工业和商业领域对以太网的大规模使用，用户与供应商迫切希望能够做到对数据进行远程快速故障分析与处理，以及对设备可以进行远程维护，并且可以在任何时间以及任何地点都可以对数据进行访问和控制，以便在提高工作效率的同时，整体成本也能够得到降低。
　　如果为了实现用户和供应商的需求而将所有的串口通信设备都换掉，不仅不经济而且也是不可行的。为了解决这种实际性的问题，就需要对串口通信转网络通信的数据模块进行设计。由于设计成功的基础取决于对嵌入式系统硬件的成功设计，所以对数据模块的电路中基本电路的设计就成为了系统硬件设计成功的关键之一，数据模块的电路设计也就成为了重中之重。
二、系统硬件的总体设计
　　完场串口设备的网络化以及能够提供串口，以太网口和USB口三种下载方式是串行通信转网络通信数据模块的主要功能。为了实现对转换模块的研究，就必须选择一个嵌入式处理器作为硬件平台。此次转换器选择SEP3203作为硬件平台，主要是因为ARM是基于精简指令系统的32位内核，其代码效率高，综合性强以及运行速度快，并且在基于ARM体系结构下的嵌入式CPU中，对基于ARM7TDMI体系结构的SEP3203嵌入式微处理器有着很好的技术上的支持。同时作为一个系统，像电源电路、时钟电路以及监控、看门狗电路和JTAG这些基本电路是不可缺少的。
三、基本电路的设计
　　整个系统设计的基础便是基本电路的设计，而基本电路的设计主要包括电源电路的设计，监控复位和看门狗电路的设计以及JTAG接口电路的设计。
1、电源电路的设计
　　对应用系统稳定性、可靠性、功耗以及成本、电池寿命和可靠性产生直接影响的便是电源电路设计的好坏。首先将市电AC220V经过AC-DC模块，得到的DC5V电源输入并且供给整个系统使用；经过LDO转换得到的5V~3.3V给Garfield以及为需要3.3V电源的其它外围电路进行供电；经过LDO转换得到5V~2.5V，同时10K的R2和10uF的C6组成延迟电路，使AMS117-2.5延迟上电，为Garfield芯片的内核电路提供电源。
2、时钟电路的设计
　　系统的主时钟由10MHz的无源晶振提供，系统工作在Normal时，系统时钟通过CPU内部的一个PLL倍频电路产生，最高时可以达到100MHz；供USB使用的是通过另一个PLL倍率电路产生的48MHz时钟；系统工作在Slow时，系统时钟可直接由外部晶振担当。要想让系统进入Slow、Normal、Sleep以及Idle模式，可通过设置电源管理模块的工作模式寄存器的相应位进行实现。
　　采用32.768kHz的无源晶振作为实时控制模块为系统RTC时钟模块提供时钟，同时为了避免由于其它操作造成系统时钟的丢失，在系统进行系统复位以及低功耗模式过程中，RTC需要保持模块的正常运作。
3、监控复位和看门狗电路设计
　　在对监控复位和看门狗电路进行设计时，采用Maxim公司所推出的MAX823，它具有尺寸小、功耗低的特点，同时它还具有一个5管脚微处理器监控电路，并且还具备手动输入以及看门狗输入芯片。
　　电源电压低于设定门限时产生一个复位输出，为微处理器SEP3203能在系统时钟和电源电压稳定的前提下的工作提供保证，以及上电是监控复位电路的主要功能。当电路中的电源电压跌落到指定的门限数值时，RESET就会变为低电平，同时为MAX 823输出低电压的复位脉冲，并且进行复位控制，当电源电压恢复后，RESET会在延迟时间后变为高电平。
　　本系统中的复位信号是由看门狗的输出连接电源监控输出而产生的，当复位命令被系统接收到后，就会停止对WDI引脚的输出，从而使芯片的RESET控制系统得到复位。同时，我们采用任务清狗法在CPU软件的正常情况下对看门狗进行清狗操作，当然需限制在规定的时间内。
4、JTAG接口电路设计
　　JTAG作为一种国际标准测试协议，主要是对系统进行仿真和调试，以及对芯片的内部进行测试。同时JTAG作为一种嵌入式调试技术，它将专门的TAP接口封装在芯片的内部，并且对内部节点用专用的JTAG测试工具进行测试。多个器件在JTAG测试中被允许通过JTAG接口串联在一起，从而形成一个JTAG链，对各个器件进行分别测试的功能就得以实现了。
　　在硬件设计完成后，可以对数据模块进行一番调试，并且在主要模块运行时，测出其中的一些数据，通过这些数据就可以对整机的性能产生一个大概的认识。
总结：
　　本文对数据模块中电源电路、时钟电路等基本电路设计做了比较全面的介绍，最后可过测试数据对方案的可行性进行验证，经过验证，也证明了方案具有很强的可行性。
参考文献：
[1]时龙兴.嵌入式系统---基于SEP3203微处理器的应用开发.电子工业出版社.2006(02)
[2]徐金波.基于SEP3203微处理器的信息终端的应用研究.东南大学.2006(09)
[3]孟军红.用FPGA实现节点测试动作群接口电路[J].计算机测量和控制.2008(05)