摄像头的结构原理毕业论文

CCD的工作原理

CCD是由在硅片上整齐排列的光敏二极管单元组成的，它们整齐地排成一矩形方阵（图6-1），其中每一个光敏单元称为像元，当光照射到硅片上的方阵时， 每一个像元中的原子在具有一定能量的光子作用下，电子从原子中逃逸，形成了一对自由电子和失去电子的原子空穴。投射到光敏单元上的光线越强，产生的电子—空穴越多。

在硅片上这些电子可以和空穴分离，并可以收集起来，电子—空穴对的分离和收集用半导体中的势阱就可以完成，就象用水桶收集雨水一样。图6-2中排列的水桶相当于排列的光敏单元（像元），它们象收集雨水似的收集由光子作用产生的电子。电子数主要取决于光照强度和收集（积分）时间的长短，收集完成后，最右边的桶将桶中的电荷倒入一设在输出端的电子测量单元，电荷/电压转换单元将电子转换成相应的电压，形成了一个像元的视频信号。最右边桶中的电子倒空后，又可以接收从旁边桶中倒入的电子，这样相邻桶之间不断向输出端倒换（移位）桶中的电荷，直至倒换（移位）到输出端的电子测量单元，转换成像元电压。

CCD的突出特点是以电荷作为信号的载体，不同于大多数以电流、电压为信号载体的器件。所以如何将成千上万个像元中的光感应所获得的电荷取出来是CCD图像传感器的关键。构成CCD的基本单元是MOS（金属—氧化物—半导体）结构，在半导体和金属栅电极之间加上足够的电压时，例如加上电压（10V）后，形成了一个能存储电荷的势阱，图6-3 （a），当光线射在这个二极管上时，能在势阱中产生与光能量成正比的电荷；同时，这个势阱还有累积功能，当光线在一时间段内照射时，它能将这一时间段内，由光线强弱产生的电荷累积起来。当多个栅极紧紧排列在一起（间隙宽度小于3μm），并在它们上面加上按一定规律变化的电压时，存储在势阱中的电荷就可以移动起来。

当电极②从2V变为10V时，电极①势阱中的电荷流向第②个电极，并和第一个电极平均分配，图6-3（b）和（c），也称电荷耦合，第①个电极由10V降为2V时，电极①中的电荷全部倒入电极②下的势阱，这样电极①中代表像元光照强度的电荷移位到电极②下的势阱了。这种电荷从一个电极（电荷寄存器）到另一个电极的移位就是CCD的基本动作，使用这种移位将阵列中的每一个像元电荷逐行、逐列地转移至输出端的电荷/电压转换单元，形成了以电压表示像元光照强度的视频信号。这也是为什么将CCD称为电荷耦合器件的原因。

CCD的结构

CCD的结构主要由下列功能块构成：

a.光敏区（成像区）由MOS光积分电容或PN结构光电二极管阵列构成，将投影进来的光图像转换成电荷图像阵列，而且阵列中的每一个像元势阱，能像水桶似的在固定时间间隔内累加电荷。

b.电荷移位寄存器阵列：存储和移位像元电荷的寄存器阵列，光敏区光转换并累集完电荷后，将整个阵列的像元电荷转移到电荷移位寄存器的对应阵列中，然后按照电视扫描的规律，逐行、逐列地将电荷移位输出。

c.转移栅：光敏区和电荷移位寄存器由转移栅相连。通过转移栅上的控制电压的高低将光敏阵列与电荷移位寄存器阵列连接起来。当光敏区光注入，并不断积累电荷时（又称光积分），转移栅上加低电压将它们隔离起来，反之当光敏区光积累完成后，转移栅加高电压，光敏区所积累的信号电荷通过转移栅转移到电荷移位寄存器阵列，这种转移是极快的，只需一个极短的正脉冲就可完成转移动作。所以光敏区和电荷移位寄存区的连通时间很短，绝大部分时间是隔离的，在隔离期间它们分别作光电转换和移位输出的动作。

d.电荷/电压转换器和电压放大器：将移位寄存器输出的电荷转换成电压，并将其放大输出形成视频信号。

从上述CCD的结构可以看出，只要控制光敏区上的转移栅上的电压，就可以控制电荷累加的时间长短，这就是电子快门的基础。当电荷累集结束，并在转移栅上加一极短脉冲后，电荷就转移至电荷移位寄存器了，也就是CCD已获取了光图像。下面只是将电荷传送出去的扫描过程了。

基于DSP的图象处理系统设计摘要:文章提出一种基于丁工公司数字信号处理芯片TMS32OC6211的将模拟视频进行数字化处理的设计方案，其中视频解码模块完成复合视频信号的数字化。该平台使用p日工L工ps公司的专用视频输入处理芯片SAA71llA和「工「O存储器及CpLD实现了高速连续的视频帧数据采集，满足了后继图像处理的需要。关键词:数字信号处理芯片(OSp);视频采集1引言数字信号处理(Digit滋51罗alproeessing)是利用计算机或专用处理设备，以数字形式对信号进行采集、变换、滤波、估值、增强、压缩、识别等处理，以得到符合人们需要的信号形式。数字信号处理的实现方法有多种，但专用的DSP芯片以其信号处理速度快、可重复性好、成本低、性能优越得到首肯。2系统功能概述本文提出一种基于TI公司数字信号处理芯片TMS320C6211的将模拟视频进行数字化处理的设计方案，其中视频解码模块完成复合视频信号的数字化。该系统具有接口方便、编程方便、精度高、稳定性好、集成方便的优点。本系统采用TI公司C6000系列DSP中的TMS320C6211作为系统的cPu。图像数据通过外部设备采集并输出模拟图像信号。这些信号经视频解码芯片转换为数字信号;再经FIFO输人DSP进行图像的增强、分割、特征提取和数据压缩等;系统的控制逻辑由CpLD(ComplexP。『amm曲Ie肠giCDeviee)控制器实现。系统结构如图l所示。3系统硬件设计视频解码芯片模拟视频信号中不仅包含图像信号，还包含行同步、行消隐、场同步、场消隐等信号。视频解码的目的就是将复合视频、YC分量等模拟视频信号进行AD转换以获取图像的数字信号，同时提取其中的同步和时钟信号。PhihPs公司的视频解码芯片SAA7111A，支持对NTSC和PAL制视频信号的自动转换，自动进行50/6OH:场频的检测，可对NTS(认PAL、sEcAM制式视频信号的亮度和色度进行处理。它拥有4路模拟输人、4路复合视频(cvBs)或2路YC或一路YC和2路CvBs输人。可设置CvBS或YC通道为静态增益控制或自动增益控制(AGC)。拥有2路亮度和色度梳状滤波器，可对亮度、对比度、光圈和饱和度进行控制。可支持以下输出格式:4:2:2(16位)、4:2:2(CCIR6ol8位)、4:1:l(12位)YUV格式或8:8:8(24位)、5:6:5(l6位)RGB格式。这种多格式的数据总线形式为设计者提供了灵活的选择空间。系统中采集的图像信号采用PhihPs公司的SAA71IA完成A用转换，如图2所示。SAA71]A允许四路模拟视频输入，具有两个模拟处理通道，支持四路CVBS模拟信号或二路Y/C模拟信号或二二路CVBS信一号和一路Y汉二信号。SAA7llA对摄像头输人的标准PAL格式的模拟图像信号进行A/D转换，然后输出符合CCIR601格式的4:2:2的16位YUv数据到FIFO。其中亮度信号Y为8位、色度信号C:和Cl)合为8位数据。存储器模块F’IF()采用IDT公司的IDT72VZ15LB芯片，FIFO的深度为512x18bit，支持STANDARD(标准)和Fw衅(FirstwordFall一Through，首字直接通过)两种工作模式。按照CCIR601格式，Yuv图像分辨率为720x576象素，当按行输出时，SAA7一IA输出数据流大小为:720x16=1440卜I因为DSP通过32位的SBSRAM接日与FlI;()通信，故YUV数据写人FIFO时需要在FIFO之间实现乒乓切换。这时一行720x16bit的数据在两片FIFO中存储变为360x32bit，两片FIF()行r以满足上述要求。FIFO的初始化及时序由CP[力实现，FIFO连接见图3。图像处理模块TMS320C6211是Tl公司发布的面l台]视拓!处理领域的新款高速数字处理芯片，适用于移动通信基站、图像监控、雷达系统等对速度要求高和高度智能化的应用领域。存储空间分两部分:运行过程的临时数据存在SDRAM中;系统程序则固化在FLASH存储器中。Flash存储器具有在线重写人功能。这对系统启动程序的修改和升级都带来了很大的方便。TMS320C6211DSP的高速性能主要体现在以下方面:①TMS320C62ll的存储空间最大可扩展到1CB，完全可以满足各种图像处理系统所需的内存空间，而且其最高时钟可达167Mllz，峰值性能可达1333MIPS(百万条指令/秒)。②并行处理结构。TMS32OC62ll芯片内有8个并行处理单元，分为相同的两组，并行结构大大提高芯片的性能。③芯片体系采用veloc，rrI结构。vel。八rJ’l是一种高性能的甚长指令字(VIJW)结构，单指令字字长为32hit，8个指令组成一个指令包，总宇长为256bit。即每秒钟可以执行8条指令。Velo‘、、『rl结构大大提高了DSP芯片的性能④采用流水线操作实现高速度、高效率。TMS32OC62川只有石-流水线充分发挥作用的情况下，才能达到最高的峰值性能。与其他系列DSP相比，优势在于简化了流水线的控制以消除流水线互锁，并增加流水线的深度来消除传统流水线的取指、数据访问和乘法操作上的瓶颈。本系统DSP主要完成从FIFO读出数据的处理以及压缩等。数据处理由自行编写的算法实现，数据压缩算法采用JpEG(JointphotoGraphieEx-pertGroup)标准。当摄像头采集速度为每秒25帧图像时，它留给DSP处理的时间最多为每帧40ms。如果考虑系统有一定的延时以及处理后图像的存储时间，那么DSP处理一幅图像时间不能超过30ms。按照C6211的处理速度，在30ms内可以处理4OM()条指令。DSP读出FIFO中的行数据并存人SDRAM，一帧图像有576行，在最后一行时会收到系统的帧中断，这时SDRAM中的图像数据总共有1440x576=sloKB。让C62一l用36M条指令周期的时间处理810KB的数据显然绰绰有余。粗略的计算过程如下:系统采用快速DCT(离散余弦变换)，每sx8矩阵需要11次乘法、29次加法，因此一帧图像的FDCT，共需要(11+29)x720x576xZ/64=518400个指令周期;对于量化模块，每8xs矩阵需要64个量化指令周期，一帧需要64x720x576xZ/64=829440个指令周期;对于编码部分，假设编码后非0元素占25%，对每8xs矩阵进行219一zag扫描、编码估计需要120个指令周期，则共需120x720x576xZ/64=1555200个指令周期。按以上计算，在系统中进行JPEC编码大约需要2903040个指令周期，耗时(TMS320C62lll作在15OMHz时)。可以看出，实际需要的指令远小于36M条，而时间也远小于3Oms，DSP完全可以实时处理从FI-FO传过来的数据。利用DSP芯片进行图像压缩如图4所示，图像数据通过FO接口送人数字信号处理板，由DSP芯片中的DMA控制器负责将数据放人输人缓冲区中，DSP对缓冲的图像数据进行压缩后，通过HPl接口将压缩数据送出。4总结图像采集系统的关键在于如何对大容量的信息进行暂存、压缩和传输等问题进行处理。本系统主要是解决这三个难题。在图像信息暂存方面充分利用DSP存储空间的可扩展性，保证系统可暂存的信息量足够大;信息压缩是DSP最擅长做的事情，可以在很短的时间内完成大量的信息压缩工作。该平台使用专用视频输人处理芯片SAA7lll和FIFO存储器及CPLD实现高速连续的视频帧采集，满足后继图像处理的需要。该平台既可以作为视频图像采集使用，也可以进行视频压缩、匹配等图像处理算法验证工作。参考文献【1ITexasInstruments，TMS32oC6000pe即he司5ReferenceGuide，.[2】PhiliPsSe二eonduetors，SAA7llADatasheet，.[3」TexasInstruments，TMS32OC6000CPUandInstrUetionSetRefereneeGuide，，TMS32OC6211Digtalsi即习ProeeSSorDataSheet，2003名-【51TexasInstrumentS，TMS320C6000TeehnicalBrie〔.[6llnte红atedDeviceTeehnolo留，Inc于IFOApPBook.飞9999.【7〕雄伟，DSP芯片的原理与开发应用(第二版)【M」.北京:电子工业出版社，200住【8」李方慧等，TMS32OC600ODSps原理与应用(第二版)四1.北京:电子工业出版社，.[0]刘松强，数字信号处理系统及其应用[M〕.北京:清华大学出版社，19%.〔10]彭启徐，李玉柏.DSP技术四】.成都:电子科技大学出版社，1997.